జర్నల్ ఆఫ్ కంప్యూటర్ ఇంజనీరింగ్ & ఇన్ఫర్మేషన్ టెక్నాలజీ

డిజిటల్ కంపారేటర్ కోసం కంప్లీషన్ డిటెక్షన్ మోడల్

డిమిటార్ ST

డిజిటల్ కంపారేటర్ కోసం కంప్లీషన్ డిటెక్షన్ మోడల్

మల్టీ-బిట్ మాగ్నిట్యూడ్ కంపారిటర్‌లో మారే ప్రక్రియ అలాగే అవుట్‌పుట్ ఫీచర్‌లు ఏర్పడే జాప్యం విశ్లేషించబడింది. లాజిక్ గేట్ లేటెన్సీ మూల్యాంకనం కోసం సాధ్యమయ్యే పద్ధతుల యొక్క క్లిష్టమైన విశ్లేషణ ప్రదర్శించబడింది, అవి డ్యూయల్-రైల్ సిగ్నల్ డిస్జంక్షన్, ముల్లర్ సి-ఎలిమెంట్ మరియు NULL కన్వెన్షన్ లాజిక్ (NCL). ఆపరేషన్ పోలికను నిర్వహించేటప్పుడు పూర్తి గుర్తింపును గ్రహించడానికి కొత్త ఆర్థిక లాజిక్ సర్క్యూట్ చేసిన తీర్మానాలకు సంబంధించి ప్రతిపాదించబడింది. సంశ్లేషణ చేయబడిన లాజిక్ సర్క్యూట్ కంపారిటర్ సర్క్యూట్‌లోని సమాంతరతపై ఆధారపడి ఉంటుంది. పైన పేర్కొన్న సర్క్యూట్ ద్వారా ఉత్పత్తి చేయబడిన సిగ్నల్ అసమకాలిక నియంత్రణ పరిస్థితులలో పని చేయడానికి కంపారిటర్‌ను అనుమతిస్తుంది.